中心助理教授罗国杰关于“针对FPGA协处理器的高速布局布线算法研究”的项目，获得国家自然科学基金青年科学基金支持。
项目期限：2013.1.1 - 2015.12.31。
项目简介：FPGA协处理器能支持可重构计算，在特定应用中实现高性能低能耗的计算。然而，FPGA程序的编译时间（高层次综合、逻辑综合、布局布线）远远大于同等功能的CPU程序的编译时间。漫长的编译时间降低开发效率，阻碍了软件工程师应用FPGA协处理器与可重构计算。在FPGA编译过程里，布局布线占了大概四分之三的时间；为了缩短编译时间，我们打算开发高速的布局布线器，实现比现有布局布线器快10倍至100倍的效果。首先，我们会对现有布局器做最优化研究，并开发一个高质量的支持现代异构FPGA体系结构的布局器。之后，我们将采用算法加速（采用解析式算法和高层次方法）和并行加速的手段，来使我们的布局器以及一个基于协商的布线器达到最大的加速效果。另外，我们将开发一套开放源代码的FPGA物理综合流程，以推动可重构计算的研究。
备案号：京ICP备13030893号-3
电 话：+86 (0)10-6275-4857
传 真：+86 (0)10-6275-8746
E-mail：ceca [at] pku.edu.cn
地 址：北京市海淀区颐和园路5号 北京大学理科五号楼408室 邮编：100871
官方微博