中心副主任王韬关于“集成在处理器中的计算型可重构逻辑体系结构探索研究”的项目，获得国家自然科学基金青年科学基金支持。
项目期限：2012.1.1 - 2014.12.31。
项目简介：将可重构逻辑集成到处理器中组成Core-RL系统，既可以提高系统整体性能/功耗指标，又可以对创新应用提供更好的特性/市场响应时间，处于当前的研究前沿。然而现有Core-RL系统中的可重构逻辑体系结构（包括FPGA）还存在各种不足。本项目将针对集成在处理器中的计算型可重构逻辑体系结构进行探索研究，充分考虑其应用领域及特有性质，全面考察设计参数，得到优化的体系结构设计空间，能够：1）使性能/功耗指标达到或超过传统FPGA系统的3倍；2）使Core-RL系统中的可重构逻辑可以与处理器高效通信、有效访问数据，并易于被使用；3）提供快速的重构功能及高效的部分/动态可重构和虚拟化特性，以支持大型计算；4）支持从通用算法设计语言（C语言）程序生成到可重构逻辑配置信息的整个工具链，使人们易于在可重构逻辑上进行设计。本研究将对设计高效的、易于使用的Core-RL系统提供依据，推动计算系统整体能力的进一步发展。
备案号：京ICP备13030893号-3
电 话：+86 (0)10-6275-4857
传 真：+86 (0)10-6275-8746
E-mail：ceca [at] pku.edu.cn
地 址：北京市海淀区颐和园路5号 北京大学理科五号楼408室 邮编：100871
官方微博